

THỰC HÀNH THIẾT KẾ VI MẠCH SỐ - LỚP CE222.Q21.1

BÀI THỰC HÀNH SỐ 3: Thiết kế và mô phỏng mạch đếm đồng bộ

2-bit sử dụng JK Flip Flop

Giảng viên hướng dẫn	Tạ Trí Đức		ĐIỂM
Sinh viên thực hiện	Vũ Đại Dương	23520359	


Bài 1. Thiết kế mạch JK FlipFlop từ D FlipFlop

1. Thiết kế DFF


Được thiết kế bằng cách sử dụng kết hợp bởi hai D Latch, một mạch chốt mức cao (Master) và một mạch chốt mức thấp (Slave).

1.1. Thiết kế D Latch

1.1.1. Thiết kế schematic và symbol




Hình 1.0.1. Schematic D latch



Hình 1.0.2. Symbol Dlatch

1.1.2. Kết quả mô phỏng PreLayout




Hình 1.0.3. Kết quả waveform Dlatch


⇒ Nhận xét: D Latch đã hoạt động đúng chức năng

1.2. Thiết kế DFF

1.2.1. Thiết kế schematic và symbol




Hình 1.0.4. Schematic DFlipFlop




Hình 1.0.5. Symbol DFF

1.2.2. Thiết kế layout và trích xuất RC



Hình 1.0.6. Layout DFF



Hình 1.7. Trích xuất RC DFF

1.2.3. Kết quả mô phỏng HSPICE

1.2.3.1. Testbench

```
V_CLK CLK 0 PULSE(0 'vdd_val' 2ns 50ps 50ps 5ns 10ns)
X_DUT CLK D Q Qbar dff_by_latch


C_load_Q Q 0 10fF
C_load_Qb Qbar 0 10f

.tran 1ps 50ns uic
.option post=2 nomod accurate

.meas tran Rise_Time_Q_TC1 TRIG V(Q) VAL='0.1*vdd_val' RISE=1 TARG V(Q)
VAL='0.9*vdd_val' RISE=1 FROM=10ns TO=15ns
.meas tran Delay_CLK_to_Q_Rise_TC1 TRIG V(CLK) VAL='vmid' RISE=1 TARG V(Q)
VAL='vmid' RISE=1 FROM=10ns TO=15ns
.meas tran Fall_Time_Q_TC2 TRIG V(Q) VAL='0.9*vdd_val' FALL=1 TARG V(Q)
VAL='0.1*vdd_val' FALL=1 FROM=20ns TO=25ns
.meas tran Delay_CLK_to_Q_Fall_TC2 TRIG V(CLK) VAL='vmid' RISE=1 TARG V(Q)
VAL='vmid' FALL=1 FROM=20ns TO=25ns
.meas tran Delay_CLK_to_Q_Rise_TC4 TRIG V(CLK) VAL='vmid' RISE=1 TARG V(Q)
VAL='vmid' RISE=1 FROM=30ns TO=35ns
.meas tran Avg_Power AVG power FROM=0ns TO=50ns
```

Bảng 1. Testbench DFF

1.2.3.2. Kết quả mô phỏng Prelayout và nhận xét




⇒ Dựa trên Waveform, ta thấy DFF đã hoạt động đúng chức năng

Tên thông số đo đạc	Ký hiệu trong Testbench	Giá trị	Đơn vị	Ý nghĩa / Kịch bản đo (Testcase)
Thời gian sườn lên Q	rise_time_q_tc1	37.0627	ps	Thời gian Q tăng từ 10% đến 90%(0 → 1)
Trễ truyền cạnh lên	delay_clk_to_q_rise_tc1	72.1752	ps	Độ trễ từ cạnh lên CLK đến khi Q lật 0 → 1
Thời gian sườn xuống Q	fall_time_q_tc2	29.8100	ps	Thời gian Q giảm từ 90% xuống 10% (1 → 0)
Trễ truyền cạnh xuống	delay_clk_to_q_fall_tc2	96.3581	ps	Độ trễ từ cạnh lên CLK đến khi Q lật 1 → 0
Trễ truyền có nhiễu	delay_clk_to_q_rise_tc4	72.2130	ps	Độ trễ CLK đến Q (0 → 1) sau khi vượt qua nhiễu
Công suất trung bình	avg_power	24.6476	uW	Công suất tiêu thụ trung bình toàn bộ chu trình (50ns)

Nhận xét:

- Thời gian sườn xuống của tín hiệu Q (29.81 ps) nhỏ hơn thời gian sườn lên (37.06 ps), cho thấy quá trình chuyển mức từ 1 → 0 diễn ra nhanh hơn quá trình chuyển mức từ 0 → 1.
- Độ trễ truyền khi Q chuyển từ 1 → 0 (96.36 ps) lớn hơn khi chuyển từ 0 → 1 (72.18 ps), chứng tỏ đường truyền tương ứng với quá trình lật xuống có thời gian đáp ứng chậm hơn.
- Trong trường hợp có nhiễu, độ trễ truyền đo được (72.21 ps) gần như không thay đổi so với trường hợp bình thường (72.18 ps), cho thấy mạch vẫn hoạt động ổn định và có khả năng chống chịu nhiễu tốt.
- Công suất tiêu thụ trung bình của mạch là 24.65 μ W trong chu kỳ mô phỏng 50 ns, phù hợp với yêu cầu công suất thấp của mạch D Flip-Flop.

1.2.3.3. Kết quả mô phỏng Postlayout và nhận xét



⇒ Kết quả waveform ở PostLayout hoàn toàn trùng khớp với kết quả waveform của preLayout, chứng tỏ chức năng của mạch Layout hoàn toàn chính xác.

Thông số đo đặc	Giá trị	Đơn vị
Rise Time (Q)	50.32	ps
Fall Time (Q)	57.62	ps
Delay (CLK → Q Rise)	108.85	ps
Delay (CLK → Q Fall)	149.44	ps
Avg Power (Công suất trung bình)	34.48	uW

Nhận xét:

- Thời gian sườn lên (50.32 ps) và sườn xuống (57.62 ps) có giá trị tương đối gần nhau, cho thấy khả năng chuyển mức của tín hiệu Q khá cân bằng giữa hai trạng thái logic.
- Độ trễ truyền từ CLK đến Q khi chuyển mức $1 \rightarrow 0$ (149.44 ps) lớn hơn so với khi chuyển mức $0 \rightarrow 1$ (108.85 ps), cho thấy quá trình lật xuống diễn ra chậm hơn quá trình lật lên.
- Công suất tiêu thụ trung bình của mạch đạt 34.48 μW , phản ánh mức tiêu thụ năng lượng của D Flip-Flop trong điều kiện hoạt động và tải mô phỏng đã thiết lập.

1.2.3.4. Nhận xét sự khác nhau giữa PreLayout và PostLayout

Thông số đo đặc	Pre-layout	Post-layout	Đơn vị	Sự gia tăng
Rise Time (Q)	37.06	50.32	ps	+35.78%
Fall Time (Q)	29.81	57.62	ps	+93.29%


Delay (CLK → Q Rise)	72.18	108.85	ps	+50.80%
Delay (CLK → Q Fall)	96.36	149.44	ps	+55.10%
Công suất (Avg Power)	24.65	34.48	uW	+39.88%

Nhận xét:


- Sau khi thực hiện trích xuất layout, tất cả các thông số thời gian của mạch đều tăng đáng kể. Rise Time tăng 35.78%, Fall Time tăng 93.29%, trong khi độ trễ truyền CLK→Q tăng khoảng 50–55%. Nguyên nhân chủ yếu là sự xuất hiện của điện trở và điện dung ký sinh trên các đường liên kết và transistor, làm giảm tốc độ chuyển mạch của tín hiệu.
- Fall Time có mức tăng lớn nhất (93.29%), cao hơn đáng kể so với Rise Time (35.78%), cho thấy ảnh hưởng của các phần tử ký sinh lên quá trình chuyển mức 1 → 0 mạnh hơn so với quá trình chuyển mức 0 → 1, làm tăng sự bất đối xứng giữa hai cạnh chuyển trạng thái.
- Công suất tiêu thụ trung bình tăng từ 24.65 μW lên 34.48 μW (+39.88%). Sự gia tăng này xuất phát từ năng lượng bổ sung cần thiết để nạp và xả các điện dung ký sinh hình thành trong quá trình layout.

2. Thiết kế JK FF

2.1. Thiết kế schematic và symbol




Hình 8 Schematic JKFF




Hình 9 Symbol JKFF

2.2. Thiết kế layout và trích xuất RC



Hình 10 Layout JKFF

Thiết kế layout đã đáp ứng LVS, DRC và đã trích xuất LPE như sau:



Hình 11 Trích xuất RC layout

2.3. Kết quả mô phỏng HSPICE

2.3.1. Testbench


```
V_CLK CLK 0 PULSE(0 1.2V 2ns 50ps 50ps 5ns 10ns)
V_J J 0 PWL(0ns 0V 10ns 0V 10.1ns 0V 20ns 0V 20.1ns 1.2V 30ns 1.2V 30.1ns 1.2V 50ns
1.2V)
V_K K 0 PWL(0ns 0V 10ns 0V 10.1ns 1.2V 20ns 1.2V 20.1ns 0V 30ns 0V 30.1ns 1.2V 50ns
1.2V)

X_DUT CLK J K Q Qbar jk_ff
C_load_Q Q 0 10fF
C_load_Qb Qbar 0 10fF

.tran 1ps 50ns uic
.option post=2 nomod accurate

.param vmid = 0.6V
.meas tran Rise_Time_Q
+ TRIG V(Q) VAL=0.12 RISE=1
+ TARG V(Q) VAL=1.08 RISE=1 FROM=20ns TO=25ns
.meas tran Delay_CLK_to_Q_Rise
+ TRIG V(CLK) VAL='vmid' RISE=1
+ TARG V(Q) VAL='vmid' RISE=1 FROM=20ns TO=25ns
.meas tran Fall_Time_Q
+ TRIG V(Q) VAL=1.08 FALL=1
+ TARG V(Q) VAL=0.12 FALL=1 FROM=30ns TO=35ns
.meas tran Delay_CLK_to_Q_Fall
+ TRIG V(CLK) VAL='vmid' RISE=1
+ TARG V(Q) VAL='vmid' FALL=1 FROM=30ns TO=35ns
.meas tran Avg_Power AVG power FROM=0ns TO=50ns
```

2.3.2. Kết quả mô phỏng PreLayout và nhận xét




Hình 12 Kết quả Waveform Prelayouy

Thông số đo đặc	Ký hiệu	Giá trị	Đơn vị
Rise Time (Q)	rise_time_q	46.78	ps
Fall Time (Q)	fall_time_q	37.67	ps
Delay (CLK → Q Rise)	delay_clk_to_q_rise	76.40	ps
Delay (CLK → Q Fall)	delay_clk_to_q_fall	104.82	ps
Avg Power (Công suất trung bình)	avg_power	24.49	uW

Nhận xét:

- Thời gian sườn xuống của tín hiệu Q (37.67 ps) nhỏ hơn thời gian sườn lên (46.78 ps), cho thấy quá trình chuyển trạng thái từ 1 → 0 diễn ra nhanh hơn so với quá trình chuyển từ 0 → 1.
- Độ trễ truyền từ CLK đến Q khi chuyển mức 1 → 0 (104.82 ps) lớn hơn khi chuyển mức 0 → 1 (76.40 ps), cho thấy đáp ứng của mạch đối với cạnh xuống chậm hơn so với cạnh lên.
- Công suất tiêu thụ trung bình của mạch đạt 24.49 μ W, thể hiện mức tiêu thụ năng lượng tương đối thấp trong điều kiện mô phỏng đã thiết lập.

2.3.3. Kết quả mô phỏng PostLayout và nhận xét



Hình 13 Kết quả Waveform Postlayout

Thông số đo đặc	Giá trị	Đơn vị
Rise Time (Q)	62.65	ps
Fall Time (Q)	69.39	ps
Delay (CLK → Q Rise)	114.41	ps
Delay (CLK → Q Fall)	157.81	ps
Avg Power (Công suất trung bình)	33.72	uW

Nhận xét:

- Thời gian sườn lên (62.65 ps) và sườn xuống (69.39 ps) có giá trị tương đối gần nhau, cho thấy đầu ra Q chuyển trạng thái khá cân bằng giữa hai mức logic.
- Độ trễ truyền từ CLK đến Q khi chuyển mức 1 → 0 (157.81 ps) lớn hơn khi chuyển mức 0 → 1 (114.41 ps), cho thấy quá trình lật xuống diễn ra chậm hơn quá trình lật lên.
- Công suất tiêu thụ trung bình của mạch đạt 33.72 μ W, phản ánh mức tiêu thụ năng lượng của mạch trong điều kiện mô phỏng đã thiết lập.

2.3.4. Nhận xét sự khác nhau giữa PreLayout và PostLayout

Thông số đo đặc	Pre-layout	Post-layout	Đơn vị	Sự thay đổi
Rise Time (Q)	46.78	62.65	ps	+33.9%


Fall Time (Q)	37.67	69.39	ps	+84.2%
Delay (CLK → Q Rise)	76.40	114.41	ps	+49.7%
Delay (CLK → Q Fall)	104.82	157.81	ps	+50.6%
Avg Power	24.49	33.72	uW	+37.7%

Nhận xét:

- Việc tái sử dụng cấu trúc layout của D Flip-Flop trong thiết kế JK Flip-Flop khiến mạch chịu các ảnh hưởng vật lý tương tự sau quá trình layout và trích xuất ký sinh.
- Các thông số thời gian (Rise Time, Fall Time và Propagation Delay) đều tăng đáng kể sau khi trích xuất layout, với mức tăng từ 33.9% đến 84.2%. Nguyên nhân chủ yếu là sự xuất hiện của các điện trở và điện dung ký sinh trên các transistor và đường liên kết, làm giảm tốc độ chuyển mạch và tăng thời gian đáp ứng của mạch.
- Fall Time tăng 84.2%, cao hơn đáng kể so với Rise Time (33.9%), cho thấy ảnh hưởng của các phần tử ký sinh lên quá trình chuyển mức 1 → 0 mạnh hơn so với quá trình chuyển mức 0 → 1, làm tăng sự bất đối xứng giữa hai cạnh chuyển trạng thái.
- Công suất tiêu thụ trung bình tăng từ 24.49 μ W lên 33.72 μ W (+37.7%). Sự gia tăng này xuất phát từ năng lượng bổ sung cần thiết để nạp và xả các điện dung ký sinh hình thành trong quá trình layout.

⇒ **Kết luận:** Mặc dù các thông số hiệu năng suy giảm sau khi trích xuất layout do ảnh hưởng của các phần tử ký sinh, mạch JK Flip-Flop vẫn hoạt động đúng chức năng logic theo các kịch bản kiểm thử đã xây dựng. Kết quả này cho thấy thiết kế có độ ổn định tốt và duy trì được khả năng hoạt động tin cậy trong điều kiện gần với thực tế chế tạo.

Bài 2. Thiết kế và mô phỏng mạch đếm đồng bộ 2bit sử dụng JK FF



1. Chi tiết cách thiết kế

Với chu trình như hình trên, ta có bảng chuyển trạng thái mạch đếm như sau

Q1Q0	Q1+Q0+	J1	K1	J0	K0
11	00	0	X	0	X
00	01	0	X	1	X
01	11	1	X	X	0
10	11	X	0	1	X


Thực hiện tối ưu hóa bìa K-map cho 4 biến J1, K1, J0, K0 ta thu được kết quả như sau

- $J1 = Q0$
- $K1 = Q0$
- $J0 = 1$
- $K0 = Q1$


2. Thiết kế và mô phỏng

2.1. Thiết kế schematic và symbol

Dựa vào biểu thức trên, ta tiến hành thiết kế schemtic




Hình 14 Schematic counter 2bit




Hình 15 Symbol counter 2bit

2.2. Thiết kế Layout và trích xuất RC



Hình 16 Layout counter 2bit

Thiết kế layout đã đáp ứng LVS, DRC và trích xuất LPE như sau:



Hình 17 Layout trích xuất RC

2.3. Kết quả mô phỏng HSPICE

2.3.1. Testbench

```
V_CLK CLK 0 PULSE(0 1.2V 2ns 100ps 100ps 5ns 10ns)

X_COUNTER CLK Q0 Q1 jk_counter

.ic V(Q1)=1.2V V(Q0)=0V

.tran 1ps 50ns uic
.option post=2 nomod accurate
.param vmid = 0.6V


.meas tran Fall_Time_Q1 TRIG V(Q1) VAL=1.08 FALL=1 TARG V(Q1) VAL=0.12 FALL=1 FROM=10ns
TO=15ns
.meas tran Delay_CLK_to_Q1_Fall TRIG V(CLK) VAL='vmid' RISE=1 TARG V(Q1) VAL='vmid' FALL=1
FROM=10ns TO=15ns

.meas tran Rise_Time_Q1 TRIG V(Q1) VAL=0.12 RISE=1 TARG V(Q1) VAL=1.08 RISE=1 FROM=30ns
TO=35ns
.meas tran Delay_CLK_to_Q1_Rise TRIG V(CLK) VAL='vmid' RISE=1 TARG V(Q1) VAL='vmid' RISE=1
FROM=30ns TO=35ns

.meas tran Rise_Time_Q0 TRIG V(Q0) VAL=0.12 RISE=1 TARG V(Q0) VAL=1.08 RISE=1 FROM=1ns
TO=5ns
.meas tran Delay_CLK_to_Q0_Rise TRIG V(CLK) VAL='vmid' RISE=1 TARG V(Q0) VAL='vmid' RISE=1
FROM=1ns TO=5ns
.meas tran Fall_Time_Q0 TRIG V(Q0) VAL=1.08 FALL=1 TARG V(Q0) VAL=0.12 FALL=1 FROM=10ns
TO=15ns
.meas tran Delay_CLK_to_Q0_Fall TRIG V(CLK) VAL='vmid' RISE=1 TARG V(Q0) VAL='vmid' FALL=1
FROM=10ns TO=15ns

.meas tran Counter_Cycle_Time TRIG V(Q1) VAL='vmid' FALL=1 TARG V(Q1) VAL='vmid' FALL=2
.meas tran Avg_Power AVG power FROM=0ns TO=50ns
.meas tran PDP_Q1_Rise PARAM='Delay_CLK_to_Q1_Rise * Avg_Power'
.meas tran PDP_Q1_Fall PARAM='Delay_CLK_to_Q1_Fall * Avg_Power'
```

2.3.2. Kết quả mô phỏng PreLayout và nhận xét



Hình 18 Kết quả Waveform Prelayout

⇒ Dựa vào waveform trên, mạch đã hoạt động đúng chức năng khi đếm 10 -> 11 -> 00 -> 01 -> 11 -> ...


Thông số đo đạc	Ký hiệu	Giá trị	Đơn vị
Rise Time (Q1)	rise_time_q1	37.22	ps
Fall Time (Q1)	fall_time_q	30.68	ps
Rise Time (Q0)	rise_time_q0	43.50	ps
Fall Time (Q0)	fall_time_q0	38.22	ps
Delay (CLK → Q1 Rise)	delay_clk_to_q1_rise	77.39	ps
Delay (CLK → Q1 Fall)	delay_clk_to_q1_fall	96.75	ps
Delay (CLK → Q0 Rise)	delay_clk_to_q0_rise	81.14	ps
Delay (CLK → Q0 Fall)	delay_clk_to_q0_fall	99.64	ps
Chu kỳ đếm (Counter Cycle)	counter_cycle_time	30.00	ns
Công suất trung bình (Avg Power)	avg_power	49.08	uW

Nhận xét:

- Các giá trị Rise Time và Fall Time của hai ngõ ra Q1, Q0 nằm trong khoảng từ 30.68 ps đến 43.50 ps. Sự chênh lệch giữa thời gian sườn lên và sườn xuống là không lớn, cho thấy khả năng chuyển trạng thái của các ngõ ra tương đối cân bằng.
- Độ trễ truyền từ CLK đến Q0 (81.14–99.64 ps) lớn hơn một chút so với Q1 (77.39–96.75 ps). Điều này cho thấy đường truyền tín hiệu đến Q0 chịu tải hoặc có độ phức tạp logic cao hơn, dẫn đến thời gian đáp ứng chậm hơn.
- Đối với cả hai ngõ ra, độ trễ khi chuyển mức 1 → 0 đều lớn hơn khi chuyển mức 0 → 1, thể hiện quá trình lật xuống diễn ra chậm hơn quá trình lật lên.

- Công suất tiêu thụ trung bình của toàn mạch đạt $49.08 \mu\text{W}$, phản ánh mức năng lượng cần thiết để duy trì hoạt động của bộ đếm trong điều kiện mô phỏng đã thiết lập.

2.3.3. Kết quả mô phỏng PostLayout và nhận xét



Hình 19 Kết quả Waveform Postlayout

⇒ Waveform Postlayout cũng tương đồng với Prelayout, cho thấy thiết kế layout đã chính xác

Thông số đo đạc	Ký hiệu	Giá trị	Đơn vị
Rise Time (Q1)	rise_time_q1	62.09	ps
Fall Time (Q1)	fall_time_q1	77.99	ps
Rise Time (Q0)	rise_time_q0	70.11	ps
Fall Time (Q0)	fall_time_q0	92.60	ps
Delay (CLK → Q1 Rise)	delay_clk_to_q1_rise	120.02	ps
Delay (CLK → Q1 Fall)	delay_clk_to_q1_fall	154.97	ps
Delay (CLK → Q0 Rise)	delay_clk_to_q0_rise	123.80	ps
Delay (CLK → Q0 Fall)	delay_clk_to_q0_fall	158.38	ps
Chu kỳ đếm (Counter Cycle)	counter_cycle_time	30.00	ns
Công suất trung bình (Avg Power)	avg_power	64.82	μW

Nhận xét:

- Các giá trị Rise Time và Fall Time của hai ngõ ra nằm trong khoảng từ 62.09 ps đến 92.60 ps. Fall Time đều lớn hơn Rise Time ở cả Q1 và Q0, cho thấy quá trình chuyển mức 1 $\rightarrow$ 0 diễn ra chậm hơn so với quá trình chuyển mức 0 $\rightarrow$ 1 sau khi trích xuất layout.
- Độ trễ truyền từ CLK đến ngõ ra nằm trong khoảng 120.02 ps đến 158.38 ps. Q0 có độ trễ lớn hơn Q1 một lượng nhỏ (Q0: 123.80–158.38 ps, Q1: 120.02–154.97 ps), cho thấy ngõ ra Q0 chịu ảnh hưởng tải và ký sinh lớn hơn đôi chút so với Q1.
- Chu kỳ đếm vẫn duy trì ở 30 ns, chứng tỏ bộ đếm hoạt động đúng chức năng và không bị ảnh hưởng về mặt logic sau quá trình layout.
- Công suất tiêu thụ trung bình của toàn mạch đạt 64.82 μ W, cao hơn so với mô phỏng schematic do năng lượng bổ sung cần thiết để nạp và xả các điện dung ký sinh phát sinh trong layout.

2.3.4. Nhận xét sự khác nhau giữa PreLayout và PostLayout

Thông số đo đạc	Pre-layout	Post-layout	Gia tăng (%)
Rise Time (Q1)	37.22 ps	62.09 ps	+66.82%
Fall Time (Q1)	30.68 ps	77.99 ps	+154.20%
Rise Time (Q0)	43.50 ps	70.11 ps	+61.17%
Fall Time (Q0)	38.22 ps	92.60 ps	+142.28%
Delay (CLK $\rightarrow$ Q1 Rise)	77.39 ps	120.02 ps	+55.08%
Delay (CLK $\rightarrow$ Q1 Fall)	96.75 ps	154.97 ps	+60.18%
Delay (CLK $\rightarrow$ Q0 Rise)	81.14 ps	123.80 ps	+52.58%
Delay (CLK $\rightarrow$ Q0 Fall)	99.64 ps	158.38 ps	+58.95%
Avg Power	49.08 μ W	64.82 μ W	+32.07%

Nhận xét:

- Sau khi thực hiện trích xuất layout, tất cả các thông số thời gian của mạch đều tăng đáng kể. Rise Time tăng từ 61% đến 67%, Fall Time tăng từ 142% đến 154%, trong khi các độ trễ truyền CLK $\rightarrow$ Q tăng khoảng 53% đến 60%. Nguyên nhân chủ yếu là

sự xuất hiện của các điện trở và điện dung ký sinh trên các transistor và đường liên kết, làm giảm tốc độ chuyển mạch và tăng thời gian đáp ứng của mạch.

- Mức tăng của Fall Time (+154.20% ở Q1 và +142.28% ở Q0) cao hơn đáng kể so với Rise Time (+66.82% và +61.17%). Điều này cho thấy ảnh hưởng của các phần tử ký sinh lên quá trình chuyển mức $1 \rightarrow 0$ mạnh hơn so với quá trình chuyển mức $0 \rightarrow 1$, làm gia tăng sự bất đối xứng giữa hai cạnh chuyển trạng thái sau layout.
 - Công suất tiêu thụ trung bình tăng từ 49.08 μW lên 64.82 μW (+32.07%). Sự gia tăng này xuất phát từ năng lượng bổ sung cần thiết để nạp và xả các điện dung ký sinh hình thành trong quá trình layout.
 - Mặc dù các thông số thời gian và công suất đều suy giảm so với kết quả schematic, chu kỳ đếm của bộ đếm vẫn được duy trì và các trạng thái đầu ra vẫn tuân theo đúng trình tự thiết kế.
- ⇒ **Kết luận:** Mặc dù các yếu tố ký sinh phát sinh trong quá trình layout làm gia tăng độ trễ, thời gian chuyển trạng thái và công suất tiêu thụ, mạch JK Counter vẫn đảm bảo hoạt động đúng chức năng logic và duy trì chu kỳ đếm mong muốn. Kết quả này cho thấy thiết kế có độ ổn định tốt và đáp ứng được các yêu cầu hoạt động trong điều kiện gần với thực tế chế tạo IC.